Projektgruppe V-Power
Ein Speicher-Hierarchie Profiler mit Virtex-FPGAs und PowerPCs.
Lehrstuhl Informatik XII
Embedded Systems Group
Dr. Heiko Falk, Robert Pyka
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
Anwendung: (Beispiel Video-Streaming)
• Anforderungen:
max. Akkulaufzeit
mindestens 25 Bilder/s
kostengünstiges System
…
Hardware Design Entscheidungen:
CPU MHz?
Speicherarten? (Cache, Scratchpad, DRAM, …)
Peripherie?
ASIPs?
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
Beispiel: PlayStation 3
9 Prozessoren
Problem:
8 DSPs
mit je 256kB RAM
Hardwaremit
nurL1effizient,
wenn
durch/ Software
1 POWER-PC
& L2-Cache
(32kB
512kB) optimal ausgenutzt!
Speicher-Hierarchie
paßt zu gegebener Applikation?
512MBWelche
externer
Speicher
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
Iterative HW- & SW-Entwicklung
„Algorithmus“:
1.
Schreibe Software
2.
Entwerfe Basis-Speicher-Hierarchie
3.
Messe Software-Performance für Speicher-Hierarchie
4.
Falls Performance schlecht:
Verbessere Software
Passe Speicher-Hierarchie an
Gehe zu 3.
? Iterativer Ansatz ?
 n HW Prototypen!
 n SW
Implementationen!
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
Speicher-bewusste Code-Optimierung
Compiler optimiert Software:
1.
Schreibe Software
2.
Entwerfe Speicher-Hierarchie
3.
Übersetze & Optimiere Software für Speicher-Hierarchie
4.
Messe Gesamt-Performance
5.
Falls Performance schlecht:
Passe Speicher-Hierarchie an
Gehe zu 3.
Problem:
 Bestimmung der Gesamt-Performance (Laufzeit, Energie-Verbrauch)
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
Simulation
C-File
Compiler
SpeicherModell
OptimierExe
tes
Exe
ProzessorSimulator
Log-File:
Adresse
R/W
Bitbreite
EnergieSimulator
H. Falk, R. Pyka
Laufzeit
Projektgruppe V-Power
EnergieVerbrauch
02.12.2015
Profiler System:
PS/2
PowerPC
#1
OPB
VGA
Ethernet
Config Dev
PLB
PLB2OPB
PowerPC
#2
Audio
Memory
Memory SimulatorDIMM
& Profiler
Controller
Cache
H. Falk, R. Pyka
DRAM
SRAM
Projektgruppe V-Power
DIMM
….
02.12.2015
PG V-Power: Profiling mit FPGAs
Virtex2Pro XC2VP30
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
FPGA Hardware - Board:
Virtex2Pro XC2VP30
Bis 2GB DDR SDRAM
VGA, PS/2, RS232, Audio
10/100MBit Ethernet
USB Konfigurationsport
LEDs, Buttons und IO
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
Phase 1 – Einarbeitung
Seminarphase
Beherrschung von Xilinx ISE und EDK
„Erste Gehversuche“
Kopplung PowerPC  Konfigurierbare Logik
Basissystem aus Standard-Komponenten
Portierung von µClinux auf PowerPCs
Erweiterung des Basissystems um eigene HW
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
Phase 2 – Konzepte
Untersuchung Taktung PowerPCs
Entkopplung Prozessorbus  DIMM-Modul
Erstellung eines Speicher-Interfaces als „Identität”
Möglichkeiten zur Laufzeit- / Bootzeit-Parametrisierung
Parametrisierung & Design v. Speicher-Arten
Caches (L1, L2, L3)
SRAMs / Scratchpads
Flashes
Konzeption des Profiler-Interfaces
Wann kommen welche Speicher-Parameter in das System?
Wie kommt man von außen an Laufzeit, Energieverbrauch, …
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015
Phase 3 – Umsetzung
Implementierung des V-Power Speicher-Controllers
PlugIn-Fähigkeit für künftige Speicher-Module
Realisierung der Parametrisierbarkeit
Treiber-Entwicklung für µClinux
Implementierung der Speicher-Module
Implementierung der Video-Streaming-Applikation
Umfassende Integrationstests
Präsentation am Campus-Fest
H. Falk, R. Pyka
Projektgruppe V-Power
02.12.2015

H. Falk, R. Pyka Projektgruppe V-Power